第1章 導論
1．1 集成電路發展歷史
1．1．1 世界上**個晶體
1．1．2 世界上**個集成電路芯片
1．1．3 摩爾定律
1．1．4 圖形尺寸和晶圓尺寸
1．1．5 集成電路發展節點
1．1．6 摩爾定律或超摩爾定律
1．2 集成電路發展回顧
1．2．1 材料制備
1．2．2 半導體工藝設備
1．2．3 測量和測試工具
1．2．4 晶圓生產
1．2．5 電路設計
1．2．6 光刻版的制造
1．2．7 晶圓制造
1．3 小結
1．4 參考文獻
1．5 習題
第2章 集成電路工藝介紹
2．1 集成電路工藝簡介
2．2 集成電路的成品率
2．2．1 成品率的定義
2．2．2 成品率和利潤
2．2．3 缺陷和成品率
2．3 無塵室技術
2．3．1 無塵室
2．3．2 污染物控制和成品率
2．3．3 無塵室的基本結構
2．3．4 無塵室的無塵衣穿著程序
2．3．5 無塵室協議規范
2．4 集成電路工藝間基本結構
2．4．1 晶圓的制造區
2．4．2 設備區
2．4．3 輔助區
2．5 集成電路測試與封裝
2．5．1 晶粒測試
2．5．2 芯片的封裝
2．5．3 *終的測試
2．5．4 3D封裝技術
2．6 集成電路未來發展趨勢
2．7 小結
2．8 參考文獻
2．9 習題
第3章 半導體基礎
3．1 半導體基本概念
3．1．1 能帶間隙
3．1．2 晶體結構
3．1．3 摻雜半導體
3．1．4 摻雜物濃度和電導率
3．1．5 半導體材料概要
3．2 半導體基本元器件
3．2．1 電阻
3．2．2 電容
3．2．3 二極管
3．2．4 雙載流子晶體管
3．2．5 MOSFET
3．3 集成電路芯片
3．3．1 存儲器
3．3．2 微處理器
3．3．3 專用集成電路(ASlC)
3．4 集成電路基本工藝
3．4．1 雙載流子晶體管制造過程
3．4．2 P型MOS工藝(20世紀60年代技術)
3．4．3 N型MOS工藝(20世紀70年代技術)
3．5 互補型金屬氧化物晶體管
3．5．1 CMOS電路
3．5．2 CMOS工藝(20世紀80年代技術)
3．5．3 CMOS工藝(20世紀90年代技術)
3．6 2000年后半導體工藝發展趨勢
3．7 小結
3．8 參考文獻
3．9 習題
第4章 晶圓制造
4．1 簡介
4．2 為什么使用硅材料
4．3 晶體結構與缺陷
4．3．1 晶體的晶向
4．3．2 晶體的缺陷
4．4 晶圓生產技術
4．4．1 天然的硅材料
4．4．2 硅材料的提純
4．4．3 晶體的提拉工藝
4．4．4 晶圓的形成
4．4．5 晶圓的完成
4．5 外延硅生長技術
4．5．1 氣相外延
4．5．2 外延層的生長過程
4．5．3 硅外延生長的硬件設備
4．5．4 外延生長工藝
4．5．5 外延工藝的發展趨勢
4．5．6 選擇性外延
4．6 襯底工程
4．6．1 絕緣體上硅(Silicon-on-Insulator， SOI)
4．6．2 混合晶向技術(HOT)
4．6．3 應變硅
4．6．4 絕緣體上應變硅(Strained Silicon on Insulator， SSOI)
4．6．5 IC技術中的應變硅
4．7 小結
4．8 參考文獻
4．9 習題
第5章 加熱工藝
5．1 簡介
5．2 加熱工藝的硬件設備
5．2．1 簡介
5．2．2 控制系統
5．2．3 氣體輸送系統
5．2．4 裝載系統
5．2．5 排放系統
5．2．6 爐管
5．3 氧化工藝
5．3．1 氧化工藝的應用
5．3．2 氧化前的清洗工藝
5．3．3 氧化生長速率
5．3．4 干氧氧化工藝
5．3．5 濕氧氧化工藝
5．3．6 高壓氧化工藝
5．3．7 氧化層測量技術
5．3．8 氧化工藝的發展趨勢
5．4 擴散工藝
5．4．1 沉積和驅入過程
5．4．2 摻雜工藝中的測量
5．5 退火過程
5．5．1 離子注入后退火
5．5．2 合金化熱處理
5．5．3 再流動過程
5．6 高溫化學氣相沉積
5．6．1 外延硅沉積
5．6．2 選擇性外延工藝
5．6．3 多晶硅沉積
5．6．4 氮化硅沉積
5．7 快速加熱工藝( RTP)系統
5．7．1 快速加熱退火(RTA)系統
5．7．2 快速加熱氧化(RTO)
5．7．3 快速加熱CVD
5．8 加熱工藝發展趨勢
5．9 小結
5．10參考文獻
5．11習題
第6章 光刻工藝
6．1 簡介
6．2 光刻膠
6．3 光刻工藝
6．3．1 晶圓清洗
6．3．2 預處理過程
6．3．3 光刻膠涂敷
6．3．4 軟烘烤
6．3．5 對準與曝光
6．3．6 曝光后烘烤
6．3．7 顯影工藝
6．3．8 硬烘烤工藝
6．3．9 圖形檢測
6．3．10晶圓軌道步進機配套系統
6．4 光刻技術的發展趨勢
6．4．1 分辨率與景深(DOF)
6．4．2 I線和深紫外線
6．4．3 分辨率增強技術
6．4．4 浸入式光刻技術
6．4．5 雙重、三重和多重圖形化技術
6．4．6 極紫外線(EUV)光刻技術
6．4．7 納米壓印
6．4．8 X光光刻技術
6．4．9 電子束光刻系統
6．4．10離子束光刻系統
6．5 安全性
6．6 小結
6．7 參考文獻
6．8 習題
第7章 等離子體工藝
7．1 簡介
7．2 等離子體基本概念
7．2．1 等離子體的成分
7．2．2 等離子體的產生
7．3 等離子體中的碰撞
7．3．1 離子化碰撞
7．3．2 激發松弛碰撞
7．3．3 分解碰撞
7．3．4 其他碰撞
7．4 等離子體參數
7．4．1 平均自由程
7．4．2 熱速度
7．4．3 磁場中的帶電粒子
7．4．4 玻爾茲曼分布
7．5 離子轟擊
7．6 直流偏壓
7．7 等離子體工藝優點
7．7．1 CVD工藝中的等離子體
7．7．2 等離子體刻蝕
7．7．3 濺鍍沉積
7．8 等離子體增強化學氣相沉積及等離子體刻蝕反應器
7．8．1 工藝的差異性
7．8．2 CVD反應室設計
7．8．3 刻蝕反應室的設計
7．9 遙控等離子體工藝
7．9．1 去光刻膠
7．9．2 遙控等離子體刻蝕
7．9．3 遙控等離子體清潔
7．9．4 遙控等離子體CVD(RPCVD)
7．10高密度等離子體工藝
7．10．1 感應耦合型等離子體（ICP）
7．10．2 電子回旋共振
7．11小結
7．12參考文獻
7．13習題
第8章 離子注入工藝
8．1 簡介
8．1．1 離子注入技術發展史
8．1．2 離子注入技術的優點
8．1．3 離子注入技術的應用
8．2 離子注入技術簡介
8．2．1 阻滯機制
8．2．2 離子射程
8．2．3 通道效應
8．2．4 損傷與熱退火
8．3 離子注入技術硬件設備
8．3．1 氣體系統
8．3．2 電機系統
8．3．3 真空系統
8．3．4 控制系統
8．3．5 射線系統
8．4 離子注入工藝過程
8．4．1 離子注入在元器件中的應用
8．4．2 離子注入技術的其他應用
8．4．3 離子注入的基本問題
8．4．4 離子注入工藝評估
8．5 安全性
8．5．1 化學危險源
8．5．2 電機危險源
8．5．3 輻射危險源
8．5．4 機械危險源
8．6 離子注入技術發展趨勢
8．7 小結
8．8 參考文獻
8．9 習題
第9章 刻蝕工藝
9．1 刻蝕工藝簡介
9．2 刻蝕工藝基礎
9．2．1 刻蝕速率
9．2．2 刻蝕的均勻性
9．2．3 刻蝕選擇性
9．2．4 刻蝕輪廓
9．2．5 負載效應
9．2．6 過刻蝕效應
9．2．7 刻蝕殘余物
9．3 濕法刻蝕工藝
9．3．1 簡介
9．3．2 氧化物濕法刻蝕
9．3．3 硅刻蝕
9．3．4 氮化物刻蝕
9．3．5 金屬刻蝕
9．4 等離子體(干法)刻蝕工藝
9．4．1 等離子體刻蝕簡介
9．4．2 等離子體刻蝕基本概念
9．4．3 純化學刻蝕、純物理刻蝕及反應式離子刻蝕
9．4．4 刻蝕工藝原理
9．4．5 等離子體刻蝕反應室
9．4．6 刻蝕終點
9．5 等離子體刻蝕工藝
9．5．1 電介質刻蝕
9．5．2 單晶硅刻蝕
9．5．3 多晶硅刻蝕
9．5．4 金屬刻蝕
9．5．5 去光刻膠
9．5．6 干法化學刻蝕
9．5．7 整面干法刻蝕
9．5．8 等離子體刻蝕的安全性
9．6 刻蝕工藝發展趨勢
9．7 刻蝕工藝未來發展趨勢
9．8 小結
9．9 參考文獻
9．10習題
第10章 化學氣相沉積與電介質薄膜
10．1 簡介
10．2 化學氣相沉積
10．2．1 CVD技術說明
10．2．2 CVD反應器的類型
10．2．3 CVD基本原理
10．2．4 表面吸附
10．2．5 CVD動力學
10．3 電介質薄膜的應用
10．3．1 淺溝槽絕緣(STl)
10．3．2 側壁間隔層
10．3．3 ILD0
10．3．4 ILD1
10．3．5 鈍化保護電介質層(PD)
10．4 電介質薄膜特性
10．4．1 折射率
10．4．2 薄膜厚度
10．4．3 薄膜應力
10．5 電介質CVD工藝
10．5．1 硅烷加熱CVD工藝
10．5．2 加熱TEOS CVD工藝
10．5．3 PECVD硅烷工藝
10．5．4 PECVD TEOS工藝
10．5．5 電介質回刻蝕工藝
10．5．6 O3-TEOS工藝
10．6 旋涂硅玻璃
10．7 高密度等離子體CVD(HDP-CVD)
10．8 電介質CVD反應室清潔
10．8．1 RF等離子體清潔
10．8．2 遙控等離子體清潔
10．9 工藝發展趨勢與故障排除
10．9．1 硅烷PECVD工藝的發展趨勢
10．9．2 PE-TEOS發展趨勢
10．9．3 O3-TEOS發展趨勢
10．9．4 故障解決方法
10．10化學氣相沉積工藝發展趨勢
10．10．1 低k電介質
10．10．2 空氣間隙
10．10．3 原子層沉積(ALD)
10．10．4 高k電介質材料
10．11小結
10．12參考文獻
10．13習題
第11章 金屬化工藝
11．1 簡介
11．2 導電薄膜
11．2．1 多晶硅
11．2．2 硅化物
11．2．3 鋁
11．2．4 鈦
11．2．5 氮化鈦
11．2．6 鎢
11．2．7 銅
11．2．8 鉭
11．2．9 鈷
11．2．10鎳
11．3 金屬薄膜特性
11．3．1 金屬薄膜厚度
11．3．2 薄膜厚度的均勻性
11．3．3 應力
11．3．4 反射系數
11．3．5 薄片電阻
11．4 金屬化學氣相沉積
11．4．1 簡介
11．4．2 鎢CVD
11．4．3 硅化鎢CVD
11．4．4 鈦CVD
11．4．5 氮化鈦CVD
11．4．6 鋁CVD
11．5 物理氣相沉積
11．5．1 簡介
11．5．2 蒸發工藝
11．5．3 濺鍍
11．5．4 金屬化工藝過程
11．6 銅金屬化工藝
11．6．1 預清洗
11．6．2 阻擋層
11．6．3 銅籽晶層
11．6．4 銅化學電鍍法(ECP)
11．6．5 銅CVD工藝
11．7 安全性
11．8 小結
11．9 參考文獻
11．10習題
第12章 化學機械研磨工藝
12．1 簡介
12．1．1 CMP技術的發展
12．1．2 平坦化定義
12．1．3 其他平坦化技術
12．1．4 CMP技術的必要性
12．1．5 CMP技術優點
12．1．6 CMP技術應用
12．2 CMP硬件設備
12．2．1 簡介
12．2．2 研磨襯墊
12．2．3 研磨頭
12．2．4 墊片調整器
12．3 CMP研磨漿
12．3．1 氧化物研磨漿
12．3．2 金屬研磨用研磨漿
12．3．3 鎢研磨漿
12．3．4 鋁與銅研磨漿
12．4 CMP基本理論
12．4．1 移除速率
12．4．2 均勻性
12．4．3 選擇性
12．4．4 缺陷
12．5 CMP工藝過程
12．5．1 氧化物CMP過程
12．5．2 鎢CMP過程
12．5．3 銅CMP過程
12．5．4 CMP終端監測
12．5．5 CMP后清洗工藝
12．5．6 CMP工藝問題
12．6 CMP工藝發展趨勢
12．7 小結
12．8 參考文獻
12．9 習題
第13章 半導體工藝整合
13．1 簡介
13．2 晶圓準備
13．3 隔離技術
13．3．1 整面全區覆蓋氧化層
13．3．2 LOCOS
13．3．3 STI
13．3．4 自對準STI
13．4 阱區形成
13．4．1 單阱
13．4．2 自對準雙阱
13．4．3 雙阱
13．5 晶體管制造
13．5．1 金屬柵工藝
13．5．2 自對準柵工藝
13．5．3 低摻雜漏極(LDD)
13．5．4 閾值電壓調整工藝
13．5．5 抗穿通工藝
13．6 金屬高k柵MOS
13．6．1 先柵工藝
13．6．2 后柵工藝
13．6．3 混合型HKMG
13．7 互連技術
13．7．1 局部互連
13．7．2 早期的互連技術
13．7．3 鋁合金多層互連
13．7．4 銅互連
13．7．5 銅和低k電介質
13．8 鈍化
13．9 小結
13．10參考文獻
13．11習題
第14章 IC工藝技術
14．1 簡介
14．2 20世紀80年代CMOS工藝流程
14．3 20世紀90年代CMOS工藝流程
14．3．1 晶圓制備
14．3．2 淺槽隔離
14．3．3 阱區形成
14．3．4 晶體管形成
14．3．5 局部互連
14．3．6 鈍化和連接墊區
14．3．7 評論
14．4 2000~2010年CMOS工藝流程
14．5 20世紀10年代CMOS工藝流程
14．6 內存芯片制造工藝
14．6．1 DRAM工藝流程
14．6．2 堆疊式DRAM工藝流程
14．6．3 NAND閃存工藝
14．7 小結
14．8 參考文獻
14．9 習題
第15章 半導體工藝發展趨勢和總結
15．1 參考文獻