**章 CMOS模擬集成電路版圖基礎
1．1 CMOS集成電路定義與簡介
1．2 CMOS集成電路設計流程
1．3 CMOS器件基本工藝流程
1．4 CMOS版圖設計簡介及流程
1．5 CMOS集成電路基本器件結構及版圖

第二章 反相器的版圖設計
2．1 設計環境準備
2．1．1 軟件登錄
2．1．2 創建工程庫
2．2 反相器電路圖繪制
2．2．1 創建cellview
2．2．2 繪制原理圖的基本操作
2．2．3 繪制反相器原理圖
2．2．4 創建symbol
2．3 反相器前仿真功能驗證
2．3．1 創建slm_inv的cellview
2．3．2 Tran仿真
2．4 反相器版圖設計
2．4．1 初始版圖編輯界面
2．4．2 版圖繪制
2．5 反相器版圖驗證
2．5．1 DRC
2．5．2 LVS
2．6 反相器寄生參數提取
2．7 反相器后仿真

第三章 運算放大器的版圖設計
3．1 運放電路圖繪制
3．1．1 創建cellview及畫圖
3．1．2 創建symbol
3．2 運放前仿真功能驗證
3．2．1 創建sim_Amp的cellview
3．2．2 DC仿真
3．2．3 AC仿真
3．2．4 Tran仿真（壓擺率）
3．2．5 用Cadence自帶的計算器工具計算建立時間以及轉換效率
3．3 運放版圖設計
3．3．1 差分對管的四角交叉匹配設計
3．3．2 電流鏡的匹配設計
3．4 運放版圖驗證
3．4．1 DRC
3．4．2 LVS
3．5 運放寄生參數提取
3．6 運放spectre后仿真以及前仿真
3．6．1 運放前仿驗證
3．6．2 運放后仿驗證

第四章 IO、PAD和ESD保護
4．1 10 簡介
4．2 焊盤（PAD）的制作
4．3 ESD的設計
4．4 防閂鎖設計
4．5 模擬I/O的簡要設計舉例
4．5．1 原理圖繪制
4．5．2 版圖繪制

第五章 模擬集成電路版圖設計實驗
5．1 實驗一反相器版圖設計
5．1．1 實驗內容
5．1．2 實驗目的
5．1．3 實驗要求
5．2 實驗二運算放大器版圖設計
5．2．1 實驗內容
5．2．2 實驗目的
5．2．3 實驗要求
5．3 實驗三IO版圖設計
5．3．1 實驗內容
5．3．2 實驗目的
……
參考文獻