第1章 數(shù)字邏輯基礎(chǔ) 
1.1 數(shù)字信號(hào)與數(shù)字電路 
1.1.1 數(shù)字信號(hào) 
1.1.2 數(shù)字電路 
1.2 數(shù)制和碼制 
1.2.1 幾種常用的數(shù)制 
1.2.2 不同數(shù)制間的轉(zhuǎn)換 
1.2.3 幾種常用的碼制 
1.3 邏輯代數(shù) 
1.3.1 邏輯代數(shù)中3種基本運(yùn)算 
1.3.2 復(fù)合邏輯運(yùn)算 
1.3.3 邏輯代數(shù)的基本公式 
1.3.4 邏輯代數(shù)的常用公式 
1.3.5 邏輯代數(shù)的基本定理 
1.4 邏輯函數(shù)及其表示方法 
1.4.1 邏輯函數(shù)的定義 
1.4.2 邏輯函數(shù)的表示方法 
1.4.3 各種表示方法間的相互轉(zhuǎn)換 
1.5 邏輯函數(shù)的化簡(jiǎn) 
1.5.1 邏輯函數(shù)的*簡(jiǎn)形式 
1.5.2 公式化簡(jiǎn)法 
1.5.3 卡諾圖化簡(jiǎn)法 
1.6* eda技術(shù)概述 
1.6.1 eda發(fā)展回顧 
1.6.2 eda系統(tǒng)構(gòu)成 
1.6.3 eda工具發(fā)展趨勢(shì) 
1.6.4 eda工具軟件max+plus ⅱ簡(jiǎn)介 
本章小結(jié) 
習(xí)題與思考題 
第2章 邏輯門(mén)電路 
2.1 半導(dǎo)體二極管門(mén)電路 
2.1.1 二極管的開(kāi)關(guān)特性 
2.1.2 二極管門(mén)電路 
2.2 半導(dǎo)體三極管門(mén)電路 
2.2.1 三極管的開(kāi)關(guān)特性 
2.2.2 三極管反相器 
2.3 ttl集成門(mén)電路 
2.3.1 ttl反相器電路結(jié)構(gòu)及原理 
2.3.2 ttl反相器的電壓傳輸特性和抗干擾能力 
2.3.3 ttl反相器的靜態(tài)輸入特性、輸出特性和負(fù)載能力 
2.3.4 ttl反相器的動(dòng)態(tài)特性 
2.3.5 ttl門(mén)電路的其他類(lèi)型 
2.3.6 ttl集成門(mén)系列簡(jiǎn)介 
2.4 cmos集成門(mén)電路 
2.4.1 mos管的開(kāi)關(guān)特性 
2.4.2 cmos反相器的電路結(jié)構(gòu)和工作原理 
2.4.3 cmos反相器的特性及參數(shù) 
2.4.4 cmos門(mén)電路的其他類(lèi)型 
2.4.5 cmos集成門(mén)系列簡(jiǎn)介 
2.5* 集成門(mén)電路的實(shí)際應(yīng)用問(wèn)題 
2.5.1 集成門(mén)電路使用應(yīng)注意的問(wèn)題 
2.5.2 ttl電路與cmos電路之間的接口問(wèn)題 
本章小結(jié) 
習(xí)題與思考題 
第3章 組合邏輯電路 
3.1 概述 
3.2 組合邏輯電路的分析與設(shè)計(jì) 
3.2.1 組合邏輯電路的分析 
3.2.2 組合邏輯電路的設(shè)計(jì) 
3.3 常用組合邏輯電路 
3.3.1 編碼器 
3.3.2 譯碼器 
3.3.3 數(shù)據(jù)選擇器 
3.3.4 加法器 
3.3.5 數(shù)值比較器 
3.4 用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路 
3.4.1 用譯碼器設(shè)計(jì)組合邏輯電路 
3.4.2 用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 
3.4.3 用加法器設(shè)計(jì)組合邏輯電路 
3.4.4* 綜合設(shè)計(jì) 
3.5 組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象 
3.5.1 競(jìng)爭(zhēng)—冒險(xiǎn)的概念及其產(chǎn)生原因 
3.5.2 消除競(jìng)爭(zhēng)—冒險(xiǎn)的方法 
3.6* 用max+plus ⅱ設(shè)計(jì)組合邏輯電路 
本章小結(jié) 
習(xí)題與思考題 
第4章 觸發(fā)器 
4.1 概述 
4.2 基本sr觸發(fā)器（sr鎖存器） 
4.2.1 由與非門(mén)構(gòu)成的基本sr觸發(fā)器 
4.2.2 由或非門(mén)構(gòu)成的基本sr觸發(fā)器 
4.3 同步觸發(fā)器（電平觸發(fā)） 
4.3.1 同步sr觸發(fā)器 
4.3.2 同步d觸發(fā)器（d鎖存器） 
4.4 主從觸發(fā)器（脈沖觸發(fā)） 
4.4.1 主從sr觸發(fā)器 
4.4.2 主從jk觸發(fā)器 
4.5 邊沿觸發(fā)器（邊沿觸發(fā)） 
4.5.1 維持阻塞結(jié)構(gòu)的邊沿觸發(fā)器 
4.5.2 基于門(mén)電路傳輸延遲的邊沿jk觸發(fā)器 
4.5.3 邊沿d觸發(fā)器（利用兩個(gè)同步d觸發(fā)器構(gòu)成） 
4.6 觸發(fā)器的邏輯功能及描述方法 
4.7 集成觸發(fā)器 
4.7.1 常用集成觸發(fā)器 
4.7.2 觸發(fā)器的功能轉(zhuǎn)換 
4.8 觸發(fā)器應(yīng)用舉例 
4.9* 用max+plus ii驗(yàn)證觸發(fā)器邏輯功能 
本章小結(jié) 
習(xí)題與思考題 
第5章 時(shí)序邏輯電路 
5.1 時(shí)序電路的基本概念 
5.1.1 時(shí)序電路的分類(lèi) 
5.1.2 時(shí)序電路的基本結(jié)構(gòu)和描述方法 
5.2 同步時(shí)序電路的分析方法 
5.2.1 同步時(shí)序電路的分析任務(wù) 
5.2.2 同步時(shí)序電路的分析步驟 
5.3 寄存器 
5.3.1 寄存器和移位寄存器結(jié)構(gòu)組成及工作原理 
5.3.2 集成（移位）寄存器及其應(yīng)用 
5.4 計(jì)數(shù)器 
5.4.1 同步計(jì)數(shù)器結(jié)構(gòu)組成及原理 
5.4.2 異步計(jì)數(shù)器結(jié)構(gòu)組成及原理 
5.4.3 集成計(jì)數(shù)器及其應(yīng)用 
5.5 同步時(shí)序電路的設(shè)計(jì)方法 
5.5.1 時(shí)序電路設(shè)計(jì)的基本任務(wù) 
5.5.2 時(shí)序電路的設(shè)計(jì)步驟 
5.6 用中規(guī)模集成電路設(shè)計(jì)時(shí)序電路 
5.6.1 用移位寄存器設(shè)計(jì) 
5.6.2 用計(jì)數(shù)器設(shè)計(jì) 
5.6.3* 綜合設(shè)計(jì) 
5.7* max+plus ii設(shè)計(jì)時(shí)序邏輯電路 
本章小結(jié) 
習(xí)題與思考題 
第6章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件 
6.1 概述 
6.2 隨機(jī)存儲(chǔ)器ram 
6.2.1 ram存儲(chǔ)單元 
6.2.2 ram的結(jié)構(gòu) 
6.2.3 ram的擴(kuò)展 
6.3 只讀存儲(chǔ)器rom 
6.3.1 固定rom 
6.3.2 可編程只讀存儲(chǔ)器prom 
6.3.3 現(xiàn)代常用rom 
6.4 可編程邏輯器件pld 
6.4.1 pld基本原理 
6.4.2 pld分類(lèi) 
6.5 高密度可編程邏輯器件 
6.5.1 復(fù)雜可編程邏輯器件cpld 
6.5.2 現(xiàn)場(chǎng)可編程門(mén)陣列fpga 
6.5.3 基于芯片的設(shè)計(jì)方法 
6.6* 硬件描述語(yǔ)言簡(jiǎn)介 
6.6.1 vhdl簡(jiǎn)介 
6.6.2 vhdl描述邏輯電路舉例 
本章小結(jié) 
習(xí)題與思考題 
第7章 脈沖波形的產(chǎn)生與整形 
7.1 概述 
7.1.1 矩形脈沖及其基本特性 
7.1.2 矩形脈沖的產(chǎn)生和整形方法 
7.2 555定時(shí)器及其脈沖電路 
7.2.1 555定時(shí)器及其工作原理 
7.2.2 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 
7.2.3 由555定時(shí)器構(gòu)成的施密特觸發(fā)器 
7.2.4 由555定時(shí)器構(gòu)成的多諧振蕩器 
7.3 集成和其他單穩(wěn)態(tài)觸發(fā)器 
7.3.1 由門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 
7.4 集成和其他施密特觸發(fā)器 
7.4.1 由門(mén)電路構(gòu)成的施密特觸發(fā)器 
7.4.2 集成施密特觸發(fā)器 
7.5 其他多諧振蕩器 
7.5.1 由門(mén)電路構(gòu)成的多諧振蕩器 
7.5.2 石英晶體多諧振蕩器 
本章小結(jié) 
習(xí)題與思考題 
第8章 數(shù)模和模數(shù)轉(zhuǎn)換 
8.1 概述 
8.2 數(shù)模轉(zhuǎn)換器（dac） 
8.2.1 dac的基本原理 
8.2.2 倒t形電阻網(wǎng)絡(luò)dac 
8.2.3 權(quán)電流型dac 
8.2.4 數(shù)模轉(zhuǎn)換輸出極性的擴(kuò)展 
8.2.5 dac的主要技術(shù)參數(shù) 
8.2.6 集成dac 
8.3 模數(shù)轉(zhuǎn)換器（adc） 
8.3.1 adc的基本原理 
8.3.2 并聯(lián)比較型adc 
8.3.3 逐次漸近型adc 
8.3.4 雙積分型adc 
8.3.5 adc的主要技術(shù)參數(shù) 
8.3.6 集成adc 
8.4 取樣－保持電路 
本 章 小 結(jié) 
習(xí)題與思考題 
附錄a 常用的數(shù)字邏輯集成電路 
附錄b 邏輯符號(hào)對(duì)照表 
附錄c eda軟件元件庫(kù) 
附錄d 部分習(xí)題與思考題解答 
參考文獻(xiàn)