第1章概述. 1.1EDA技術? 1.2基于可編程邏輯器件的EDA設計流程1.3實驗 第2章實驗硬件開發平臺 2.1 FPGA概述 2.2 DE1-SoC FPGA開發板簡介 2.3 DE1-SoC的設置 2.4時鐘模塊 2.5 DE1-SoC的基本I/O設備 第3章開發環境 3.1 Quartus Prime 22.1的下載及安裝 3.2 Questa的許可證申請和配置 3.3 Quartus Prime 22.1的基礎應用 3.4測試平臺 3.5工具 3.6 Signal Tap邏輯分析儀 第4章Verilog HDL設計的抽象級別與層次4.1門級結構描述建模 4.2數據流描述與行為級建模 4.3不同描述風格的設計示例 4.4模塊實例化設計 4.5流水線設計 第5章Verilog HdL有限狀態機設計5.1有限狀態機設計 5.2序列檢測器 5.3交通燈控制器 5.4電梯控制器 第6章Verilog HDL的I/O外設線設計實例 6.1七段數碼管 6.24x4矩陣鍵盤 6.3UART異步串口通信 6.4SPI接口 6.5OLED顯示 第7章Verilog HDL的運算類設計實例 7.1加減法器 7.2超位加法器 7.3陣列乘法器 7.4流水線乘法器 7.5除法器 7.6流水線除法器 7.7FIR濾波器 第8章Verilog HDL數字系統設計實例 8.1數字系統設計 8.2數字鐘的設計與實現 8.3簡化CPU設計與實現