第1章 集成電路簡介

1.1 概述2

1.1.1 從分立元件到集成電路2

1.1.2 由硅圓片到芯片再到封裝4

1.1.3 三極管的功能——可以比作通過水閘的水路6

1.1.4 n溝道MOS（nMOS）三極管的工作原理 8

1.1.5 截止狀態(tài)下MOS器件中的泄漏電流10

1.2 半導(dǎo)體硅材料——集成電路的核心與基礎(chǔ)12

1.2.1 MOS型與雙極結(jié)型晶體管的比較12

1.2.2 CMOS構(gòu)造的斷面模式圖（p型硅基板）14

1.2.3 快閃存儲器單元三極管“寫入”“擦除”“讀取”的工作原理16

1.3 集成電路元件的分類18

1.3.1 IC的功能及類型18

1.3.2 RAM和ROM20

1.3.3 半導(dǎo)體器件的分類方法22

1.4 半導(dǎo)體器件的制作工藝流程24

1.4.1 前道工藝和后道工藝24

1.4.2 IC芯片制造工藝流程簡介26

書角茶桌

集成電路發(fā)展史上的十大里程碑事件28



第2章 從硅石到晶圓

2.1 半導(dǎo)體硅材料36

2.1.1 硅是目前*重要的半導(dǎo)體材料36

2.1.2 單晶硅中的晶體缺陷38

2.1.3 pn結(jié)中雜質(zhì)的能級40

2.1.4 按電阻對絕緣體、半導(dǎo)體、導(dǎo)體的分類42

2.2 從硅石到金屬硅，再到99.999999999%的高純硅44

2.2.1 從晶石原料到半導(dǎo)體元器件的制程44

2.2.2 從硅石還原為金屬硅46

2.2.3 多晶硅的析出和生長48

2.3 從多晶硅到單晶硅棒50

2.3.1 改良西門子法生產(chǎn)多晶硅 50

2.3.2 直拉法（Czochralski，CZ法）拉制單晶硅52

2.3.3 區(qū)熔法制作單晶硅54

2.3.4 直拉法中位錯產(chǎn)生的原因及消除措施56

2.4 從單晶硅到晶圓58

2.4.1 晶圓尺寸不斷擴大 58

2.4.2 先要進行取向標志的加工60

2.4.3 將硅坯切割成一片一片的硅圓片62

2.4.4 硅圓片有各種不同的類型64

2.5 拋光片、退火片、外延片、SOI片66

2.5.1 拋光片和退火片66

2.5.2 外延片68

2.5.3 SOI片70

書角茶桌

“硅是上帝賜予人類的寶物”72



第3章 集成電路制作工藝流程

3.1 集成電路邏輯LSI元件的結(jié)構(gòu)74

3.1.1 雙極結(jié)型器件的結(jié)構(gòu)74

3.1.2 硅柵MOS器件的結(jié)構(gòu)76

3.1.3 硅柵CMOS器件的結(jié)構(gòu)78

3.1.4 BiCMOS器件和SOI器件的結(jié)構(gòu)80

3.2 LSI的制作工藝流程82

3.2.1 利用光刻形成接觸孔和布線層的實例82

3.2.2 曝光，顯影84

3.2.3 光刻工程發(fā)展梗概86

3.2.4 “負型”和“正型”光刻膠感光反應(yīng)原理88

3.2.5 光刻工藝流程90

3.2.6 硅圓片清洗、氧化、絕緣膜生長——光刻92

3.2.7 絕緣膜區(qū)域刻蝕——柵氧化膜的形成94

3.2.8 柵電極多晶硅生長——向n溝道源-漏的離子注入96

3.2.9 向p溝道的光刻、硼離子注入——歐姆接觸埋置98

3.2.10 第1層金屬膜生長——電極焊盤形成100

3.2.11 銅布線的大馬士革工藝 102

3.2.12 如何發(fā)展我們的IC芯片制造產(chǎn)業(yè)104

3.3 IC芯片制造工藝的分類和組合106

3.3.1 IC芯片制造中的基本工藝 106

3.3.2 IC芯片制造中的復(fù)合工藝108

3.3.3 工藝過程的模塊化110

3.3.4 基板工藝和布線工藝112

書角茶桌

世界集成電路產(chǎn)業(yè)發(fā)展的領(lǐng)軍人物114



第4章 薄膜沉積和圖形加工

4.1 DRAM元件和LSI元件中使用的各種薄膜120

4.1.1 元件結(jié)構(gòu)及使用的各種薄膜120

4.1.2 DRAM中電容結(jié)構(gòu)的變遷122

4.1.3 DRAM中的三維結(jié)構(gòu)存儲單元124

4.1.4 薄膜材料在集成電路中的應(yīng)用126

4.2 IC制作用的薄膜及薄膜沉積（1）——PVD法128

4.2.1 VLSI制作中應(yīng)用不同種類的薄膜128

4.2.2 多晶硅薄膜在集成電路中的應(yīng)用130

4.2.3 IC制程中常用的金屬132

4.2.4 真空蒸鍍134

4.2.5 離子濺射和濺射鍍膜136

4.3 IC制作用的薄膜及薄膜沉積（2）——CVD法138

4.3.1 用于VLSI制作的CVD法分類138

4.3.2 CVD中主要的反應(yīng)裝置140

4.3.3 等離子體CVD（PCVD）過程中傳輸、 反應(yīng)和成膜的過程142

4.3.4 晶圓流程中的各種處理室方式144

4.4 IC制作用的薄膜及薄膜沉積（3）——各種方法的比較146

4.4.1 各種成膜方法的比較146

4.4.2 熱氧化膜的形成方法148

4.4.3 熱氧化膜的形成過程150

4.4.4 用于VLSI的薄膜種類和制作方法 152

4.4.5 用于VLSI制作的CVD法154

4.5 布線缺陷的改進和消除——Cu布線代替Al布線156

4.5.1 影響電子元器件壽命的大敵——電遷移156

4.5.2 斷線和電路缺陷的形成原因以及預(yù)防、修補措施158

4.5.3 Cu布線代替Al布線的理由160

4.5.4 用電鍍法即可制作Cu布線162

4.5.5 鋁用于IC芯片的優(yōu)缺點 164

4.6 曝光光源不斷向短波長進展166

4.6.1 如何由薄膜加工成圖形166

4.6.2 幾種常用的光曝光方法168

4.6.3 光刻對周邊技術(shù)的要求170

4.6.4 曝光波長的變遷及相關(guān)的技術(shù)保證172

4.6.5 光刻系統(tǒng)的發(fā)展及展望174

4.7 光學曝光技術(shù)176

4.7.1 圖形曝光裝置的分類及變遷176

4.7.2 光曝光方式178

4.7.3 近接曝光和縮小投影曝光180

4.7.4 曝光中的各種位相補償措施182

4.8 電子束曝光和離子束曝光技術(shù)184

4.8.1 電子束曝光技術(shù)184

4.8.2 低能電子束近接曝光（LEEPL）技術(shù)186

4.8.3 軟X射線縮小投影(EUV)曝光技術(shù)188

4.8.4 離子束曝光技術(shù)190

4.9 干法刻蝕替代濕法刻蝕192

4.9.1 刻蝕技術(shù)在VLSI制作中的應(yīng)用192

4.9.2 干法刻蝕與濕法刻蝕的比較194

4.9.3 干法刻蝕裝置的種類及刻蝕特征196

4.9.4 干法刻蝕（RIE模式）反應(yīng)中所發(fā)生的現(xiàn)象198

4.9.5 高密度等離子體刻蝕裝置200

書角茶桌

世界芯片產(chǎn)業(yè)的十大領(lǐng)頭企業(yè)202



第5章 雜質(zhì)摻雜——熱擴散和離子注入

5.1 集成電路制造中的熱處理工藝208

5.1.1 IC芯片制程中的熱處理工藝（Hot Process）208

5.1.2 熱氧化膜的形成技術(shù)210

5.1.3 至關(guān)重要的柵絕緣膜212

5.2 用于雜質(zhì)摻雜的熱擴散工藝214

5.2.1 LSI制作中雜質(zhì)導(dǎo)入的目的214

5.2.2 雜質(zhì)摻雜中離子注入法與熱擴散法的比較216

5.2.3 求解熱擴散雜質(zhì)的濃度分布218

5.2.4 熱處理的目的——推進，平坦化，電氣活性化220

5.2.5 硅中雜質(zhì)元素的行為222

5.3 精準的雜質(zhì)摻雜技術(shù)（1）——離子注入的原理224

5.3.1 離子注入原理224

5.3.2 離子注入裝置226

5.3.3 低能離子注入和高速退火228

5.3.4 離子注入的濃度分布230

5.4 精準的雜質(zhì)摻雜技術(shù)（2）——離子注入的應(yīng)用232

5.4.1 標準的MOS三極管中離子注入的部位232

5.4.2 基本的阱構(gòu)造及倒梯度阱構(gòu)造234

5.4.3 單阱形成236

5.4.4 雙阱形成238

5.4.5 離子注入在CMOS中的應(yīng)用240

5.4.6 離子注入用于淺結(jié)形成242

書角茶桌

“核心技術(shù)是國之重器”244



第6章 摩爾定律能否繼續(xù)有效

6.1 多層化布線已進入第4代246

6.1.1 多層化布線——適應(yīng)微細化和高集成度的要求246

6.1.2 第1代和第2代多層化布線技術(shù)——逐層沉積和玻璃流平248

6.1.3 第3代多層化布線技術(shù)——導(dǎo)入CMP250

6.1.4 第4代多層化布線技術(shù)——導(dǎo)入大馬士革工藝252

6.2 銅布線的單大馬士革和雙大馬士革工藝254

6.2.1 Cu大馬士革布線逐漸代替Al布線254

6.2.2 大馬士革工藝即中國的景泰藍金屬鑲嵌工藝256

6.2.3 從Al布線 W柱塞到Cu雙大馬士革布線258

6.2.4 Cu雙大馬士革布線結(jié)構(gòu)及可能出現(xiàn)的問題260

6.3 摩爾定律能否繼續(xù)有效？262

6.3.1 半導(dǎo)體器件向巨大化和微細化發(fā)展的兩個趨勢262

6.3.2 芯片集成度不斷沿摩爾定律軌跡前進264

6.3.3 “摩爾定律并非物理學定律”,“而是描述產(chǎn)業(yè)化的定律” 266

6.3.4 “踮起腳來，跳起來摘蘋果”268

6.4 新材料的導(dǎo)入——“制造材料者制造技術(shù)”270

6.4.1 多層布線層間膜，DRAM電容膜，Cu布線材料270

6.4.2 硅材料體系仍有潛力（1）272

6.4.3 硅材料體系仍有潛力（2）274

6.4.4 化合物半導(dǎo)體煥發(fā)活力276

6.5 如何實現(xiàn)器件的高性能？278

6.5.1 整機對器件的高性能化要求越來越高278

6.5.2 器件的高性能化依賴于新工藝、新材料280

6.5.3 要同時從基板工藝和布線工藝入手282

6.6 從100nm到7nm——以材料和工藝的創(chuàng)新為支撐284

6.6.1 純硅基MOS管和多晶硅/high-k基MOS管284

6.6.2 金屬柵/high-k基MOS管和鰭式場效應(yīng)晶體管（FinFET）286

6.6.3 90nm——應(yīng)變硅288

6.6.4 45nm——high-k絕緣層和金屬柵極290

6.6.5 22nm——鰭式場效應(yīng)晶體管292

6.6.6 7nm —— EUV 光刻和 SiGe-Channel294

書角茶桌

集聚*強的力量打好核心技術(shù)研發(fā)攻堅戰(zhàn)296



參考文獻297



作者簡介298