第1章　數(shù)字邏輯基礎(chǔ)
　1.1　數(shù)字設(shè)計(jì)引論
　　1.1.1　數(shù)字電路與數(shù)字系統(tǒng)
　　1.1.2　數(shù)字分析與數(shù)字設(shè)計(jì)
　1.2　數(shù)制與編碼
　　1.2.1　數(shù)制
　　1.2.2　帶符號(hào)數(shù)的表示法
　　1.2.3　符號(hào)的編碼表示法
　1.3　邏輯代數(shù)基礎(chǔ)
　　1.3.1　邏輯變量與基本的邏輯運(yùn)算
　　1.3.2　復(fù)合邏輯運(yùn)算與常用邏輯門
　　1.3.3　邏輯代數(shù)的基本定律與運(yùn)算規(guī)則
　1.4　邏輯函數(shù)的描述方式
　　1.4.1　邏輯表達(dá)式與真值表
　　1.4.2　邏輯圖
　　1.4.3　積之和式與*小項(xiàng)表達(dá)式
　　1.4.4　和之積式與*大項(xiàng)表達(dá)式
　1.5　邏輯函數(shù)的化簡(jiǎn)
　　1.5.1　邏輯函數(shù)*簡(jiǎn)的標(biāo)準(zhǔn)和代數(shù)化簡(jiǎn)法
　　1.5.2　卡諾圖法化簡(jiǎn)邏輯函數(shù)
　　1.5.3　非完全描述邏輯函數(shù)的化簡(jiǎn)
　習(xí)題1
　自測(cè)題1
第2章　組合邏輯電路分析與設(shè)計(jì)
　2.1　集成邏輯門
　　2.1.1　集成邏輯門系列
　　2.1.2　集成邏輯門的主要電氣指標(biāo)
　　2.1.3　邏輯電路的其他輸入、輸出結(jié)構(gòu)
　2.2　常用msi組合邏輯模塊
　　2.2.1　加法器
　　2.2.2　比較器
　　2.2.3　編碼器
　　2.2.4　譯碼器
　　2.2.5　數(shù)據(jù)選擇器和數(shù)據(jù)分配器
　2.3　組合型可編程邏輯器件
　　2.3.1　pld的一般結(jié)構(gòu)與電路畫法
　　2.3.2　組合型pld
　2.4　組合邏輯電路分析
　　2.4.1　基本分析方法
　　2.4.2　分析實(shí)例
　2.5　組合邏輯電路設(shè)計(jì)
　　2.5.1　基本設(shè)計(jì)方法
　　2.5.2　設(shè)計(jì)實(shí)例
　2.6　組合邏輯電路的vhdl描述
　　2.6.1　vhdl源程序的基本結(jié)構(gòu)
　　2.6.2　vhdl的基本語法
　　2.6.3　用vhdl描述組合邏輯電路
　2.7　組合邏輯電路中的險(xiǎn)象
　　2.7.1　險(xiǎn)象的來源、種類與識(shí)別方法
　　2.7.2　險(xiǎn)象的消除方法
　習(xí)題2
　自測(cè)題2
第3章　時(shí)序邏輯基礎(chǔ)
　3.1　時(shí)序邏輯概述
　　3.1.1　時(shí)序邏輯電路的一般結(jié)構(gòu)
　　3.1.2　時(shí)序邏輯電路的描述方法
　　3.1.3　時(shí)序邏輯電路的一般分類
　3.2　觸發(fā)器
　　3.2.1　sr觸發(fā)器
　　3.2.2　集成觸發(fā)器
　3.3　計(jì)數(shù)器
　　3.3.1　異步計(jì)數(shù)器
　　3.3.2　同步計(jì)數(shù)器
　　3.3.3　計(jì)數(shù)器的應(yīng)用
　3.4　移位寄存器
　　……
第4章　同步時(shí)序電路分析與設(shè)計(jì)
第5章　數(shù)字系統(tǒng)設(shè)計(jì)
第6章　電子設(shè)計(jì)自動(dòng)化
第7章　數(shù)/模、模/數(shù)轉(zhuǎn)換與脈沖產(chǎn)生電路
附錄a　自測(cè)題參考答案
附錄b　模擬試卷及參考答案
附錄c　計(jì)算機(jī)仿真軟件multisim 10
參考文獻(xiàn)