第 1章　計算機系統概論1
1.1　計算機發展歷程　1
1.1.1　國外計算機發展概況　1
1.1.2　摩爾定律　2
1.1.3　集成電路工藝發展概況　2
1.1.4　我國計算機發展概況　3
1.2　計算機系統的組成　4
1.2.1　計算機硬件系統　4
1.2.2　計算機軟件系統　7
1.3　計算機系統的層次結構　8
1.3.1　系統層次結構　8
1.3.2　各層之間的關系　10
1.3.3　軟件和硬件的邏輯功能等價性　10
1.4　計算機性能指標和評價　10
1.4.1　基本性能指標　10
1.4.2　與時間有關的性能指標　11
1.4.3　CPU性能公式應用　14
1.4.4　性能測試及其工具　15
1.5　課程學習的建議　16
習題1　17
實踐訓練　18
第　2章 數據信息的表示　19
2.1　數據表示的作用　19
2.2　數值數據的表示　19
2.2.1　數的機器碼表示　19
2.2.2　定點數表示　25
2.2.3　浮點數表示　26
2.2.4　十進制編碼*　31
2.2.5　計算機中的數據類型　33
2.3　非數值數據的表示　40
2.3.1　字符表示　40
2.3.2　漢字編碼　40
2.4　數據信息的校驗　42
2.4.1　碼距與校驗　43
2.4.2　奇偶校驗　44
2.4.3　海明校驗　45
2.4.4　循環冗余校驗　49
習題2　53
實踐訓練　56
第3章　運算方法與運算器　57
3.1　計算機中的運算　57
3.1.1　C語言中的位運算　57
3.1.2　C語言中的邏輯運算　57
3.1.3　C語言中的移位運算　58
3.1.4　C語言中的算術運算　59
3.2　定點加減法運算　60
3.2.1　補碼加減法運算方法　60
3.2.2　溢出及檢測　62
3.2.3　加減法的邏輯實現　64
3.3　定點乘法運算　69
3.3.1　原碼一位乘法　69
3.3.2　補碼一位乘法　72
3.3.3　陣列乘法器　75
3.3.4　補碼陣列乘法器　76
3.3.5　乘法器性能優化*　77
3.4　定點除法運算　77
3.4.1　原碼一位除法　78
3.4.2　陣列除法器　81
3.5　浮點運算　83
3.5.1　浮點加減法運算　83
3.5.2　浮點乘法運算　86
3.5.3　浮點除法運算　86
3.6　運算器　87
3.6.1　定點運算器　87
3.6.2　浮點運算器　91
習題3　92
實踐訓練　94
第4章　存儲系統　95
4.1　存儲器概述　95
4.1.1　存儲器分類　95
4.1.2　存儲器技術指標　96
4.1.3　存儲系統層次結構　97
4.1.4　主存的基本結構　97
4.1.5　主存中數據的存放　98
4.2　半導體存儲器　100
4.2.1　靜態MOS存儲器　100
4.2.2　動態MOS存儲器　105
4.2.3　只讀存儲器　110
4.2.4　DRAM的發展*　112
4.3　主存的組織及與CPU的連接　116
4.3.1　存儲器與CPU的連接　116
4.3.2　存儲器的擴展　116
4.4　并行主存系統　118
4.5　高速緩沖存儲器　121
4.5.1　cache工作原理　121
4.5.2　程序局部性　122
4.5.3　cache的基本概念　122
4.5.4　cache讀、寫流程與關鍵技術　123
4.5.5　相聯存儲器　125
4.5.6　地址映射　126
4.5.7　替換算法　134
4.5.8　寫入策略　136
4.5.9　cache應用　137
4.6　虛擬存儲器　138
4.6.1　虛擬存儲器的工作原理　138
4.6.2　虛擬存儲器的地址映射與變換　139
4.6.3　頁式虛擬存儲器　139
習題4　147
實踐訓練　152
第5章　指令系統　153
5.1　指令系統概述　153
5.2　指令格式　154
5.2.1　指令字長度　154
5.2.2　指令地址碼　155
5.2.3　指令操作碼　156
5.3　尋址方式　157
5.3.1　指令尋址方式　157
5.3.2　操作數尋址方式　158
5.4　指令類型　164
5.5　指令格式設計　166
5.6　CISC和RISC　167
5.6.1　復雜指令系統計算機　168
5.6.2　精簡指令系統計算機　168
5.7　指令系統舉例　169
5.7.1　PDP-11指令系統　169
5.7.2　Intel x86指令系統*　170
5.7.3　MIPS指令系統　175
5.7.4　RISC-V指令系統*　178
習題5　182
實踐訓練　185
第6章　中央處理器　186
6.1　中央處理器概述　186
6.1.1　中央處理器的功能　186
6.1.2　中央處理器的組成　186
6.2　指令周期　189
6.2.1　指令執行的一般流程　189
6.2.2　指令周期的基本概念　189
6.2.3　寄存器傳送語言　191
6.3　數據通路及指令操作流程　191
6.3.1　數據通路模型與定時　192
6.3.2　單總線結構的數據通路　193
6.3.3　專用通路結構的數據通路　201
6.4　時序與控制　218
6.4.1　中央處理器的時序　218
6.4.2　控制方式　219
6.4.3　時序發生器　220
6.5　硬布線控制器　223
6.5.1　三級時序硬布線控制器　223
6.5.2　三級時序硬布線控制器設計　224
6.5.3　現代時序硬布線控制器　225
6.5.4　現代時序硬布線控制器設計　226
6.6　微程序控制器　229
6.6.1　微程序控制的基本概念　229
6.6.2　微程序控制器組成原理　231
6.6.3　微程序控制器設計　234
6.6.4　微指令及其編碼方法　239
6.7　異常與中斷處理　241
6.7.1　異常與中斷的基本概念　241
6.7.2　異常與中斷處理過程　242
6.7.3　支持中斷的CPU設計　243
習題6　247
實踐訓練　253
第7章　指令流水線　254
7.1　流水線概述　254
7.1.1　流水線的基本概念　254
7.1.2　MIPS指令流水線　254
7.1.3　流水線的時空圖表示　255
7.2　流水線數據通路　257
7.2.1　單周期數據通路流水改造　257
7.2.2　流水線中的控制信號及傳遞　259
7.2.3　指令在流水線中的執行過程　260
7.3　流水線沖突與處理　263
7.3.1　流水線沖突　263
7.3.2　結構沖突處理　265
7.3.3　控制沖突處理　265
7.3.4　插入氣泡解決數據沖突　267
7.3.5　使用重定向解決數據沖突　271
7.3.6　動態分支預測技術*　275
7.3.7　流水線性能分析　279
7.4　流水線的異常與中斷　280
7.5　指令級并行技術　282
習題7　283
實踐訓練　286
第8章　總線系統　287
8.1　總線概述　287
8.1.1　總線分類　287
8.1.2　總線組成　289
8.1.3　總線標準　291
8.1.4　總線與三態門　291
8.1.5　總線性能指標　293
8.2　總線傳輸機制　294
8.2.1　總線傳輸過程　294
8.2.2　總線的信息傳送　295
8.2.3　總線仲裁　298
8.2.4　總線定時　301
8.3　總線結構　306
8.3.1　單總線結構　306
8.3.2　雙總線結構　307
8.3.3　三總線結構　308
8.3.4　高性能總線結構　309
8.4　常用總線　312
8.4.1　常用片內總線　312
8.4.2　常用系統總線　313
8.4.3　常用I/O總線　315
8.4.4　常用外部總線　317
習題8　318
第9章　輸入輸出系統　321
9.1　輸入輸出設備與特性　321
9.2　I/O接口　322
9.2.1　I/O接口的功能　322
9.2.2　I/O接口的結構　322
9.2.3　I/O接口的編址　323
9.2.4　I/O接口的軟件　325
9.2.5　I/O接口的分類　326
9.3　數據傳輸控制方式　326
9.4　程序控制方式　327
9.4.1　簡單設備程序查詢流程　328
9.4.2　復雜設備程序查詢流程　329
9.4.3　程序查詢特點　330
9.5　程序中斷控制方式　332
9.5.1　中斷的基本概念　333
9.5.2　中斷請求　337
9.5.3　中斷響應　341
9.5.4　中斷識別　341
9.5.5　中斷處理　343
9.6　DMA方式　347
9.6.1　DMA的基本概念　347
9.6.2　內存爭用問題　347
9.6.3　DMA控制器　348
9.6.4　DMA傳輸流程　349
9.7　通道方式　351
9.7.1　通道的基本概念　351
9.7.2　通道的類型　352
9.7.3　CPU對通道的控制　354
9.7.4　通道結構的發展　354
9.8　常見I/O設備*　354
9.8.1　鍵盤　354
9.8.2　鼠標　355
9.8.3　打印機　356
9.8.4　顯示器　358
9.8.5　硬盤存儲器　359
9.8.6　磁盤陣列　362
9.8.7　光盤存儲器　365
習題9　368
實踐訓練　371
參考文獻　372