目錄 第1章 數(shù)字邏輯基礎(chǔ) 11.1 概述 11.1.1 數(shù)字技術(shù)的特點 11.1.2 數(shù)字電路的發(fā)展 21.1.3 數(shù)字電路的研究對象、分析工具及描述方法 31.2 數(shù)制與碼制 31.2.1 基數(shù)、位權(quán)的基本概念 31.2.2 幾種常用的數(shù)制 41.2.3 數(shù)制之間的相互轉(zhuǎn)換 51.2.4 碼制 81.3 三種基本邏輯運算 101.3.1 與運算 101.3.2 或運算 111.3.3 非運算 121.3.4 常用復(fù)合邏輯 131.4 邏輯代數(shù)的基本定理 141.4.1 邏輯代數(shù)的基本定律 141.4.2 基本規(guī)則 151.4.3 邏輯運算的優(yōu)先級別 161.4.4 基本定律的應(yīng)用 161.5 邏輯函數(shù)及其表示方法 181.5.1 邏輯函數(shù)的定義 181.5.2 邏輯函數(shù)的表示方法 181.6 邏輯函數(shù)的化簡 211.6.1 邏輯函數(shù)化簡的意義 211.6.2 代數(shù)化簡法 221.6.3 卡諾圖化簡法 25小結(jié) 33習(xí)題 34習(xí)題分析舉例 36 第2章 邏輯門電路 402.1 簡單的與、或、非門電路 402.1.1 二極管的開關(guān)特性 402.1.2 三極管的開關(guān)特性 412.1.3 簡單的與、或、非門電路 432.2 TTL與非門電路 472.2.1 TTL與非門的工作原理 472.2.2 TTL與非門的外特性 502.2.3 TTL與非門的主要參數(shù) 522.2.4 抗飽和TTL電路 572.2.5 集電極開路與非門和三態(tài)與非門 582.3 CMOS門電路 622.3.1 NMOS邏輯門電路 622.3.2 CMOS邏輯門電路 642.3.3 CMOS傳輸門 672.4 邏輯門電路使用中的幾個實際問題 682.4.1 各種門電路之間的接口問題 682.4.2 門電路帶其他負載的問題 722.4.3 多余輸入端的處理措施 72小結(jié) 73習(xí)題 73習(xí)題分析舉例 76 第3章 組合邏輯電路 793.1 概述 793.1.1 組合邏輯電路的特點 793.1.2 組合邏輯電路邏輯功能描述方式及各種描述方式的相互關(guān)系 803.2 組合邏輯電路的分析方法 833.3 組合邏輯電路設(shè)計的一般方法 873.4 編碼器與譯碼器 903.4.1 編碼器 903.4.2 譯碼器 943.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 1043.5.1 數(shù)據(jù)分配器 1043.5.2 數(shù)據(jù)選擇器 1043.6 算術(shù)運算電路 1103.6.1 加法器 1103.6.2 二進制減法運算 1123.6.3 加法器應(yīng)用舉例 1153.6.4 數(shù)值比較器 1173.7 組合邏輯電路應(yīng)用舉例 1213.7.1 奇偶發(fā)生器/校驗器在數(shù)據(jù)傳輸中的應(yīng)用 1213.7.2 簡易交通信號燈控制電路 1223.7.3 全加器電路實現(xiàn)形式的多樣性討論 1243.8 組合邏輯電路中的競爭-冒險 1293.8.1 產(chǎn)生競爭-冒險的原因 1293.8.2 冒險現(xiàn)象的判別 1313.8.3 消除冒險現(xiàn)象的方法 132 小結(jié) 134 習(xí)題 135習(xí)題分析舉例 140 第4章 觸發(fā)器 1454.1 概述 1454.2 觸發(fā)器的電路結(jié)構(gòu)與工作原理 1464.2.1 基本RS觸發(fā)器 1464.2.2 同步RS觸發(fā)器 1494.2.3 主從觸發(fā)器 1534.2.4 邊沿觸發(fā)器 1574.3 觸發(fā)器的邏輯功能及其描述方法 1604.3.1 RS觸發(fā)器 1614.3.2 JK觸發(fā)器 1634.3.3 D觸發(fā)器 1634.3.4 T觸發(fā)器 1644.4 觸發(fā)器的脈沖工作特性 1674.4.1 傳輸延遲時間 1674.4.2 建立時間 1684.4.3 保持時間 1684.4.4 *大時鐘頻率 168小結(jié) 169習(xí)題 169習(xí)題分析舉例 174 第5章 時序邏輯電路 1795.1 概述 1795.1.1 時序邏輯電路的一般結(jié)構(gòu)形式 1795.1.2 時序邏輯電路的描述方法 1805.2 時序邏輯電路的分析方法 1825.2.1 同步時序邏輯電路分析舉例 1825.2.2 異步時序電路分析舉例 1855.3 寄存器和移位寄存器 1875.3.1 寄存器 1875.3.2 移位寄存器 1885.4 計數(shù)器 1925.4.1 觸發(fā)器組成的計數(shù)器 1925.4.2 集成計數(shù)器 1955.4.3 計數(shù)器的設(shè)計方法 2045.5 順序脈沖發(fā)生器與序列信號發(fā)生器 2135.5.1 順序脈沖發(fā)生器 2135.5.2 序列信號發(fā)生器 2145.6 時序邏輯電路應(yīng)用舉例 2165.6.1 定周期交通信號燈控制電路 2165.6.2 多路脈沖信號形成電路 2175.6.3 計數(shù)器電路實現(xiàn)形式的靈活性討論 218小結(jié) 225習(xí)題 226習(xí)題分析舉例 229 第6章 半導(dǎo)體存儲器 2346.1 概述 2346.2 只讀存儲器 2376.3 隨機存儲器 245小結(jié) 252習(xí)題 253 第7章 脈沖波形的產(chǎn)生與變換 2577.1 概述 2577.2 多諧振蕩器 2587.2.1 反相器與RC元件組成的環(huán)形多諧振蕩器 2597.2.2 采用石英晶體的多諧振蕩器 2647.3 單穩(wěn)態(tài)觸發(fā)器 2667.3.1 門電路與RC元件構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 2667.3.2 集成單穩(wěn)態(tài)觸發(fā)器 2697.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 2717.4 施密特觸發(fā)器 2727.4.1 門電路構(gòu)成的施密特觸發(fā)器 2737.4.2 施密特觸發(fā)器的應(yīng)用 2757.5 555定時器及其應(yīng)用 2777.5.1 555定時器的電路組成及工作原理 2777.5.2 555構(gòu)成的施密特觸發(fā)器 2797.5.3 555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 2807.5.4 555構(gòu)成的多諧振蕩器 2827.6 應(yīng)用電路舉例 285小結(jié) 287習(xí)題 288習(xí)題分析舉例 293 第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路 2968.1 概述 2968.2 數(shù)/模轉(zhuǎn)換電路 2978.2.1 D/A轉(zhuǎn)換的基本思路 2978.2.2 典型的D/A轉(zhuǎn)換電路 2988.2.3 D/A轉(zhuǎn)換器的輸出方式 3028.2.4 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 3048.2.5 集成D/A轉(zhuǎn)換器應(yīng)用舉例 3068.3 模數(shù)轉(zhuǎn)換電路 3088.3.1 A/D轉(zhuǎn)換的基本原理 3088.3.2 直接A/D轉(zhuǎn)換器 3118.3.3 間接A/D轉(zhuǎn)換器 3158.3.4 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 3188.3.5 集成A/D轉(zhuǎn)換器舉例 319小結(jié) 320習(xí)題 320習(xí)題分析舉例 323 第9章 可編程邏輯器件 3259.1 概述 3259.1.1 可編程邏輯器件發(fā)展過程簡介 3259.1.2 PLD的分類 3269.1.3 PLD中門電路的習(xí)慣表示方法 3289.2 PLA和PAL的電路結(jié)構(gòu) 3289.2.1 PLA的電路結(jié)構(gòu)與應(yīng)用舉例 3299.2.2 PAL的電路結(jié)構(gòu)與應(yīng)用舉例 3299.3 通用陣列邏輯（GAL） 3359.3.1 GAL器件的基本結(jié)構(gòu) 3359.3.2 可編程輸出邏輯宏單元OLMC 3359.3.3 GAL器件的特點 3409.4 高密度可編程邏輯器件HPLD 3419.4.1 典型的CPLD結(jié)構(gòu) 3429.4.2 現(xiàn)場可編程門陣列FPGA 3479.4.3 CPLD與FPGA比較 351小結(jié) 351習(xí)題 352 第10章 VHDL簡介 35310.1 VHDL基礎(chǔ) 35310.1.1 標(biāo)識符、常量及信號 35410.1.2 數(shù)據(jù)類型 35510.1.3 運算操作符 35610.1.4 基本設(shè)計單元 35710.2 常用組合邏輯功能器件的VHDL描述 35910.2.1 VHDL的主要描述語句 35910.2.2 常用組合邏輯功能器件的VHDL描述 36310.3 觸發(fā)器的VHDL描述 36810.3.1 時鐘信號的VHDL描述 36810.3.2 D觸發(fā)器的VHDL描述 36910.3.3 JK觸發(fā)器的VHDL描述 37110.3.4 RS觸發(fā)器的VHDL描述 37210.4 常見時序邏輯電路的VHDL描述 37310.4.1 生成語句及元件例化語句 37310.4.2 寄存器的VHDL描述 37510.4.3 計數(shù)器的VHDL描述 377小結(jié) 380習(xí)題 380 第11章 VHDL在數(shù)字系統(tǒng)分析與設(shè)計中的應(yīng)用舉例 38111.1 鍵盤編碼器電路組成及程序分析 38111.2 具有基本功能的數(shù)字時鐘電路的設(shè)計 385 11.2.1 設(shè)計要求及系統(tǒng)框圖 38611.2.2 從上到下的層次化設(shè)計 38711.2.3 從下向上創(chuàng)建模塊 38911.2.4 設(shè)計頂層模塊的VHDL源程序 39511.3 簡易交通信號燈控制電路的設(shè)計 39811.3.1 設(shè)計要求及系統(tǒng)框圖 39911.3.2 從上到下的層次化設(shè)計 40011.3.3 從下向上創(chuàng)建模塊 401小結(jié) 405習(xí)題 405 部分習(xí)題參考答案 407 參考文獻 411